パワーエレクトロニクスにおけるEMC問題

これまで50社以上の電子機器の設計開発におけるEMC問題の解決をご支援してきた図研テックの視点で「パワーエレクトロニクスにおけるEMC実装設計」を連載テーマに、プリント基板（PCB）を中心に実装技術の要素を交えてEMC対策について解説します。

 

 

図研テックでは、「設計者によってEMC対策に対する考え方が異なるため、設計品質が安定しない」「開発テーマによって、EMC対策の効果の有無が変わるため、何から手を付ければ良いかわからない」「EMCに関する設計手順や基準が無いため、新規製品開発でEMC問題が起こりがち」といったお客様に、EMC対策の技術的な支援と、EMC設計プロセスの構築・標準化を中心とした業務改革の支援を行っています。→「設計・解析コンサルティング」サービス紹介ページ

 

---

はじめに

EMC設計やEMC対策に関するWeb上の技術記事やオンラインセミナーは、デジタル回路を例にとったものはすぐに見つかりますが、パワーエレクトロニクス（以下、パワエレ）についての情報は少ない印象です。

パワエレにおいては、主回路及び周辺回路の実装設計がEMC性能、特にEMIに大きく影響を与えます。また、主回路周辺の接続はPCB上の配線だけでなく、バスバーやケーブルで接続するケースもあり、ゲート駆動回路/制御回路も含めて筐体内で実装設計が非常に重要です。

この連載では「パワーエレクトロニクスにおけるEMC実装設計」をテーマに、パワエレにおけるさまざまなEMC対策手法について解説していく予定です。

「実装設計とは何ぞや？」と思われる方もいらっしゃると思いますが、それについては次回の記事で説明する予定です。今回は「パワーエレクトロニクスにおけるEMC問題」と題して、パワエレの技術動向からEMC問題の内容を説明します。

本題に移る前に、2000年から現在の電気設計のトレンドを振り返ってみます。

私自身、電気設計のエンジニアとして仕事をはじめた1990年代後半から2000年代初頭は、PCやデジタルカメラ、薄型テレビなどのデジタル家電が普及した時期だったため、電気設計の分野では高速デジタル回路設計が花形で、パワエレの設計は比較的地味な存在だった印象です。

その後、再生可能エネルギーの利用や電動車（HEV/PHV/BEV等）の普及とあわせて、次第にパワエレの設計にも注目が集まるようになりました。
2000年から現在に至るパワエレ分野に関する市場と技術動向を表にまとめると、以下のように表現できると思います。

近年のパワエレの技術動向に着目すると、省電力家電やパワコンの普及に加え、SiCやGaNなどの新技術によるデバイスの革新により、さらなる発展を遂げています。
従来の高圧・大電力用のスイッチング素子であるIGBTに比べ、SiC MOSFETは高速スイッチング、低スイッチング損失、高耐圧、高温動作などの大きなメリットがあります。

SiC MOSFETの登場当初は、信頼性や品質、コストに課題があり、普及が進まない時期もありましたが、現在ではその課題も改善され、IGBTからの置き換えも急速に進んでいます。一方で、SiC MOSFETのスイッチングの高速化により、EMIノイズの問題が新たに顕在化しており、これが現下の主な「パワーエレクトロニクスにおけるEMC問題」と言えます。

 

パワーエレクトロニクスにおけるEMC問題

図研テックが、基板レイアウト設計や構造設計支援の一環としてEMC対策に携わりはじめた2005年頃は、デジタルカメラ、液晶テレビ等のデジタル家電を中心とした高速デジタル回路のEMC対策のご相談が主でした。

その後、2014年に「設計・解析コンサルティング」の一環として「EMC設計支援サービス」「EMCコンサルティング」を本格的にご提供しはじめましたが、それ以降は現在でも、パワエレ関連の製品に対するご支援が大半を占めています。
近年、国内でのデジタル家電開発が縮小傾向であることも影響しているのかも知れませんが、それ以上にパワエレ製品の設計において、EMCの課題を抱えているお客様が増えている印象です。

パワエレ製品のEMC問題に共通する特徴は、規模の差はありますが、数A～数百Aの大電流に起因したノイズ問題です。この「大電流に起因したノイズ問題」が、なぜ近年、顕著になっているのかについて、大電流とノイズに関する基本的な考え方を5つのポイントで整理してみます。

 

１．スイッチング電流とEMIノイズ

パワエレ装置では、MOSFETやIGBTなどのスイッチング素子によって回路を制御しています。そのスイッチング動作に伴う電圧・電流の急激な変化が、ノイズの主な発生要因となります。

スイッチング周波数自体は数kHz〜数MHzとそれほど高くありませんが、波形が矩形に近いため、数百MHz以上の高調波成分を含みます。これらの高調波は、筐体やケーブルを通じて放射・伝導され、EMIノイズとして他の機器や回路に影響を与える可能性があります。

また、パワエレ回路ではデジタル回路に比べて電流量が非常に大きいため、高次の高調波成分においても電流が減衰しにくく、さらに高調波の周波数成分が密に分布しているため、広帯域にわたるEMIノイズが発生しやすくなります。

下記のグラフはDuty比50%、100kHzのスイッチング電流10Aが流れた場合の高調波電流の分布を示しています。基本波の1,000倍の100MHz付近でも100uA程度の電流が流れていることがわかります。

２．寄生成分の影響

MOSFETおよびIGBTのパッケージに含まれるリード端子、PCB配線、バスバーなどの接続部には、必ず寄生インダクタンスが存在します。
このインダクタンスに交流電流が流れると、ファラデーの法則およびレンツの法則により、電流の変化に逆らう方向の起電力が発生し、これがEMIノイズの一因となります。

誘導起電力は、磁束の時間変化率（dΦ/dt）、すなわち電流の時間変化率（di/dt）とインダクタンス値に依存します。
大電力になるほど、スイッチング素子やそれに付随する平滑コンデンサなどの部品が大型化し、それに伴って寄生インダクタンスも増加するため、ノイズが発生しやすくなります。

下記のグラフは寄生インダクタンス：10nH、寄生容量：100uH、di/dt=50A/μsの電流が流れた場合のリンギング電圧を示しています。

３．スイッチングの高速化の影響

先述のとおり、高速スイッチングが可能なSiCやGaNなどのワイドバンドギャップ半導体の普及が進んでいます。
スイッチングの高速化によって電流の時間変化率（di/dt）が増加、誘導起電力も大きくなり、この誘導起電力がEMIノイズの一因となっています。

IGBTのスイッチング速度はおよそ数百ns～数μs程度であることに対して、SiC MOSFETではその約1/10の100ns以下と高速にスイッチングされます。

下記のグラフはスイッチング電流10Aの場合、スイッチング速度：100ns(di/dt=100A/μs)、200ns(di/dt=50A/μs)、1000ns(di/dt=10A/μs)の3条件におけるリンギング電圧の差異を示しています。

４．装置の小型化の影響

装置の小型化に対する市場からの要求は、パワエレ製品も例外ではありません。その要求への対応策として、スイッチング周波数を高めてインダクタやコンデンサの小型化を図ることが多く、その結果、スイッチングが高速化されて(3) スイッチングの高速化の影響と同様の問題が発生します。

また、装置の小型化はレイアウトエリアを限定するため、フィルタ等のノイズ対策部品が理想的に構成できず、結果的に有効なEMC対策が適用できない場合があります。

 

５．高電圧・大電流対応

電気自動車（EV）を例にすると、モーターの高出力化要求に伴い、大電流化による出力向上だけでなく、バッテリー電圧を400Vから800Vへ高めて対応するケースが増えています。

また、再生可能エネルギーの利用拡大や、データセンター・ICTインフラにおける電力需要の増加など、EV以外のパワエレ装置でも、高電圧・大電流化による大電力対応が進んでいます。

高電圧・大電流化による電流の時間変化率（di/dt）の増加は、EMIノイズを発生しやすくするだけでなく、高電圧・大電流に対応可能なノイズ対策部品が限られていることから、ノイズ対策の難易度を高くしています。

 

最後に

「パワーエレクトロニクスにおけるEMC実装設計」連載の第1回はパワエレにおけるEMC問題について、5つのポイントで説明しました。次回は「EMCにおける実装設計」をテーマにPCB/ケーブル/筐体の実装設計とEMCへの影響について取り扱う予定です。

図研テックではパワエレ含むEMC設計・対策を支援する「EMC設計支援サービス」やEMC、パワエレに関するスキルアップを支援する「eZラーニング（イージーラーニング）」のサービスを提供をしています。ご興味のある方は以下のリンクから詳しいサービス紹介をご覧ください。

 

---

この記事の執筆者

図研テック株式会社　技術監督　古瀬 利之
iNARTE EMC Master Design Engineer　(Certificate No.EMCD-00243-ME)

1999年株式会社図研プロセスデザイン研究所(現、図研テック株式会社)に入社。
EMC設計・対策、高速半導体用インターポーザ、携帯電話用PCBを中心に電気設計業務を担当。
2014年よりEMC設計支援サービスやEMC設計教育サービスを立ち上げ、2021年より現職。

• • KEC関西電子工業振興センター
    iNARTE EMC設計技術者資格試験問題作成部会委員(2016-2018)
  • KEC関西電子工業振興センター主催 設計者向けEMC技術講座
    「EMC設計におけるフロントローディングとデザインレビュー」
    講師(2016-2019)
  • 環境電磁工学研究会(EMCJ)主催
    第14回 EMC基礎ワークショップ 講師(2018)
  • ポリテクセンター中部主催
    ディジタル回路のEMC実践技術講座 講師(2021-)
  • 第31回エレクトロニクス実装学会春季講演大会
    講演大会優秀賞受賞
    受賞講演「部品内蔵基板設計におけるCAE活用と、テスト容易化設計技術の展望」

---

 

 

---

メールマガジン『ZUKEN TEC NEWS』では、
設計や解析技術、CAD運用に関する情報や、図研テックのエンジニアが登壇するセミナーのご案内などをお届けしています。